CLOCK SELECTING CIRCUIT

Patent number:

JP2000148281

Publication date:

2000-05-26

Inventor:

TAKEHARA TATATOMI

Applicant:

NEC COMMUN SYST LTD

Classification:

- international:

G06F1/06; H03K5/15

- european:

Application number:


JP19980322686 19981112

Priority number(s):

Abstract of JP2000148281

PROBLEM TO BE SOLVED: To obtain a clock selecting circuit which can suppress a phase jump of an outputted clock small when a clock to be selected is switched.

SOLUTION: Clocks 101 and 102 are received by PLLs(Phase Locked Loop) 1 and 2 and multiplied by N. A selector 3 inputs the multiplied clocks 201 and 202 and selects one of the clocks 201 and 202 according to an external selection signal 100. A frequency divider 4 inputs the selected clock and divides its frequency by N to output a clock 400.



Data supplied from the esp@cenet database - Worldwide

· (19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-148281 (P2000-148281A)

(43)公開日 平成12年5月26日(2000.5.26)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06F 1/06

H03K 5/15

G06F 1/04 5/15 310A 5B079

H03K

5 J O 3 9 Z

請求項の数4 OL (全 5 頁) 審査請求 有

(21)出願番号

特願平10-322686

(22)出顧日

平成10年11月12日(1998.11.12)

(71) 出願人 000232254

日本電気通信システム株式会社

東京都港区三田1丁目4番28号

(72) 発明者 武原 忠臣

東京都港区三田1丁目4番28号 日本電気

通信システム株式会社内

(74)代理人 100108578

弁理士 髙橋 韶男 (外3名)

Fターム(参考) 5B079 BA20 CC12 DD03 DD04 DD17

DD20


51039 KK20 KK27 KK33 MM16

(54) 【発明の名称】 クロック選択回路

(57)【要約】

【課題】 選択対象のクロックを切り替える際に、出力 されるクロックの位相飛びを小さく抑えることのできる クロック選択回路を提供すること。

【解決手段】 PLL(Phase Locked Loop)1, 2によ り、クロック101、102をそれぞれ受信し、該クロ ックをN倍に逓倍する。選択器3は、逓倍されたクロッ ク201,202を入力し、外部からの選択信号100 に基づきクロック201,202のいずれかを選択す る。分周器4は、選択されたクロックを入力し、これを N分の1に分周してクロック400を出力する。



.

【特許請求の範囲】

【請求項 1 】 複数系統のクロックをそれぞれ受信し、 該複数系統のクロックをN倍に逓倍する複数のクロック 逓倍手段と、

1

前記複数のクロック通倍手段により通倍された複数のクロックを入力し、外部からの選択信号に基づき該複数のクロックのいずれかを選択するクロック選択手段と、前記クロック選択手段により選択されたクロックを入力し、これをN分の1に分周するクロック分周手段と、を備えたことを特徴とするクロック選択回路。

【請求項2】 前記クロック分周手段から出力されたクロックに同期させて、該クロックと同一周波数のクロックを生成するクロック生成手段をさらに備えたことを特徴とする請求項1に記載されたクロック選択回路。

【請求項3】 前記複数のクロック逓倍手段は、 入力されるクロックに同期させて該クロックをN倍に逓 倍することを特徴とする請求項1に記載されたクロック 選択回路。

【請求項4】 前記複数のクロック通倍手段は、 参照信号と入力されるクロックとの位相を比較してこれ 20 ちの位相差に応じた電圧信号を発生する電圧信号発生部 と、

前記電圧信号に応じた周波数のクロックを発生する電圧 制御発振器と、

前記電圧制御発振器から出力されたクロックをN分の1 に分周して前記参照信号として出力する分周器と、を備えたことを特徴とする請求項1ないし請求項3のいずれかに記載されたクロック選択回路。

【発明の詳細な説明】

[0001]

[発明の属する技術分野] との発明は、複数系統のクロックの中から1つを選択して出力するためのクロック選択回路に関する。

[0002]

[従来の技術] 従来、複数系統のクロックの中から1つを選択する場合、選択器が用いられるのが通例である。 この選択器は、例えば、複数の入力端子と1つの出力端子とを有し、外部の選択信号に基づいて、複数の入力端子と1つの出力端子との間の接続状態を切り替えるように構成されている。

[0003]

[発明が解決しようとする課題]ところで、周波数や位相が異なる複数系統のクロックを受信して選択器により選択する場合、各クロック間の位相差に起因して、選択器の切り替え時にクロックの位相飛びが発生する。このようにクロックの急激な位相飛びが発生すると、選択器により選択されたクロックに同期して動作する後段の回路は、同期がとれなくなって誤動作を起こし、この回路の動作に悪影響を与えるという問題があった。

【0004】との発明は、上記事情に鑑みてなされたも 50 クロックの切り替え機能を有するシステムに適用され、

ので、選択対象のクロックを切り替える際に、出力されるクロックの位相飛びを小さく抑えることのできるクロック選択回路を提供することを目的とする。

[0005]

【課題を解決するための手段】上記課題を解決達成するため、この発明は以下の構成を有する。すなわち、請求項1のかかる発明は、複数系統のクロックをそれぞれ受信し、該複数系統のクロックをN倍(Nは正の整数)に通倍する複数のクロック通倍手段と、前記複数のクロック通倍手段により通倍された複数のクロックを入力し、外部からの選択信号に基づき該複数のクロックのいずれかを選択するクロック選択手段と、前記クロック選択手段により選択されたクロックを入力し、これをN分の1に分周するクロック分周手段と、を備えたことを特徴とする。

【0006】との発明によれば、入力クロックはN倍に 通信され、クロックの1周期がN分の1となる。そして、この逓倍されたクロックを分周してクロックが再生される。したがって、分周する際には、逓倍されたクロックの1周期分の誤差の範囲内でクロックが再生される。これにより、選択対象のクロックを切り替える際に、出力されるクロックの位相飛びを小さく抑えることが可能となる。

[0007]請求項2にかかる発明は、前記クロック分周手段から出力されたクロックに同期させて、該クロックと同一周波数のクロックを生成するクロック生成手段をさらに備えたことを特徴とする。請求項3にかかる発明は、前記複数のクロック逓倍手段が、入力されるクロックに同期させて該クロックをN倍に逓倍することを特30 徴とする。

[0008]請求項4にかかる発明は、前記複数のクロック逓倍手段が、参照信号と入力されるクロックとの位相を比較してこれらの位相差に応じた電圧信号を発生する電圧信号発生部と、前記電圧信号に応じた周波数のクロックを発生する電圧制御発振器と、前記電圧制御発振器の5出力されたクロックをN分の1に分周して前記参照信号として出力する分周器と、を備えたことを特徴とする。

【0009】すなわち、請求項1から4の発明は、選択40 器により複数系統のクロックから一つを選択するクロック選択回路おいて、各々の入力クロック受信部にPLL (Phase Locked Loop)を配置して、クロックのリカバリーを行う機能を備え、選択器の切り替え時には切り替えた前後のクロックの位相差を吸収して、急激な位相飛びのないクロックを出力するようにしたものである。

[0010]

[発明の実施の形態]以下、図面を参照して、この発明にかかる実施の形態を説明する。この実施の形態にかかるクロック選択回路は、複数系統のクロックを受信してカロックの切り替え機能を有するシステムに適用され

20

40

PLL(Phase Locked Loop)によるクロックリカバリー 機能を備えるととにより、クロックの切り替え前後での クロックの位相差に起因して発生する出力クロックの位 相飛びを最小限に抑え込むものである。

[0011]実施の形態1.図1に、2系統の入力クロ ック101,102から一方を選択する場合を例とし て、実施の形態1にかかるクロック選択回路の構成例を 示す。同図において、PLL(Phase Locked Loop) 1 お よび2は、クロック101、102をそれぞれ受信し、 このクロックをN倍 (Nは正の整数) に逓倍するクロッ ク逓倍手段を構成する。また、選択器3は、PLLlお よびPLL2によりそれぞれ逓倍されたクロックを入力 し、外部からの選択信号100に基づきいずれかを選択 するクロック選択手段を構成する。さらに、分周器4 は、選択器3により選択されたクロックを入力し、これ をN分の1に分周してクロック101,102と同じ周 波数に戻すためのクロック分周手段を構成する。

[0012] CCで、図2に、PLL1およびPLL2 の詳細な構成を示す。同図に示すように、これらPLL 1およびPLL2は、後述する参照信号とクロック10 1.102との位相を比較する位相比較器10と、位相 比較器の出力信号から低域成分のみを通過させる低域通 過フィルタ11と、低域通過フィルタの出力を増幅する 増幅器12と、増幅器12の出力信号の電圧に応じた周 波数のクロック201、202を出力する電圧制御発振 器13と、クロック201,202をN分の1に分周し て、これを参照信号として位相比較器10に与える分周 器14とから構成される。なお、位相比較器10、低域 通過フィルタ11、増幅器12は、電圧信号発生器を構 成する。

【0013】以下、図3に示すタイミングチャートを参 照して、との実施形態の動作を説明する。なお、図3に 示す例では、クロック101とクロック102との間に 位相差Aが存在する。仮に本発明を適用しないで従来の 選択器で切り替えを行うと、出力されるクロックにはこ の位相差Aだけの位相飛びが発生することtなる。ま た、この実施形態では、クロック101,102と、ク ロック201,202との周波数を、1:8としてい る。ただし、クロック飛びを小さくする観点から、クロ ック201および202の周波数を充分に高く設定する ととが望ましい。

【0014】PLL1は、クロック101を入力し、と の入力クロック101に同期させて、クロック101を N倍に逓倍し、高周波のクロック201を生成する。す なわち、クロック101は、このクロック101に同期 した高周波数のクロック201に変換される。同様に、 PLL2は、クロック102を入力し、このクロック1 02に同期した高周波数のクロック202に変換する。 【0015】選択器3は、クロック201および202 を入力し、選択信号10に基づき一方を選択し、クロッ 50 示すように、このクロック選択回路は、前述の図1に示

ク300として出力する。分周器4は、クロック300 を入力し、1/nに分周して、クロック400を出力す る。このクロック400は、入力クロック101および 102と同じ周波数のクロックとなる。なお、この実施 形態では、選択信号10がローレベルの場合にクロック 201をクロック300として選択し、ハイレベルの場 合にクロック202をクロック300として選択する。 【0016】ととで、時刻t0において、選択信号10 0が切り替わり、クロック201を選択している状態か **らクロック202を選択する状態に遷移すると、分周器** 4は、クロック202を分周してクロック400を出力 する。ととで、仮にクロック201をそのまま選択した 場合、図3において、時刻t0からクロック201の4 つ目のハイエッジでクロック400がハイレベルに遷移 する。

【0017】ところが、選択器3により時刻 t 0 でクロ ック202が選択されるので、クロック400は、時刻 t Oからクロック2 O 2の4つ目のハイエッジでクロッ ク400がハイレベルに遷移する。この結果、クロック 400の位相飛びはクロック300の半周期分(位相差 B) に抑えられる。

【0018】この実施の形態1では、クロック201と クロック202との位相差が半周期分となっているの で、最大でもクロック201およびクロック202の半 周期分の位相飛びに抑えられる。この位相飛びによる位 相差Bは、クロック201とクロック201の位相差に よるもので、仮に、クロック201とクロック202と の位相差が任意であったとしても、位相飛びはクロック 201およびクロック202の1周期分に抑えられる。 【0019】ととで、前述の従来技術では、位相飛びに よる位相差Aは、クロック101とクロック102との 位相差となり、クロック101とクロック102との位 相差が大きくなれば、位相飛びによる位相差Aは比例し て大きくなる。これに対して、この実施形態によれば、 位相飛びによる位相差Bは、PLLの発振周波数を高く することにより、位相差Aの大きさに関わらず任意の値 以下に抑えることが可能である。

[0020] この実施の形態1では、クロック201お よび202の周波数が高くなるほど、位相飛びが小さく 抑えられる。そこで、クロック201およびクロック2 02の周波数がクロック101およびおよびクロック1 02よりも充分に高くなるように、PLL1およびPL L2の回路構成が決定される。具体的には、図2に示す 分周器14の分周比を大きくする。このように決定され たクロック201および202の1周期分の時間が、本 実施形態にかかるクロック選択回路で抑え込むことがで きる位相飛びの最大値になる。

【0021】実施の形態2.図4に、この発明の実施の 形態2にかかるクロック選択回路の構成を示す。同図に

5

す構成において、クロック生成手段としてのPLL(Pha se Locked Loop)5を分周器4の後段にさらに設けて構成される。

[0022] とのクロック選択回路によれば、上述の実施の形態1と同様に動作して、クロック400が生成された後、PLL5により、クロック400に同期させて、クロック400と同一周波数のクロック400Aを生成する。

【0023】 CCで、PLL5は、クロック400と同期したクロック400A生成する過程においてフィード 10パック動作を伴う。とのため、選択信号100に基づきクロックの選択が瞬時に切り替わったとしても、PLL5によりゆるやかに同期がとられる。これにより、単に位相飛びを小さく抑え込む場合より、更になめらかに出力クロック400Aの周波数変動を抑制することが可能となる。

【0024】以上説明した本実施形態にかかるクロック 選択回路によれば、クロック選択器の切り替えによるクロックの位相飛びを、入力クロックの位相差に関わらず 任意の値以下に小さく抑えることができる。

[0025]また、両系統のクロックの受信部にPLLによるクロックリカバリーを設けたことにより、受信クロックのノイズ的な周波数変動を吸収し、安定したクロックを供給できる。また、連倍・分周という過程を経ることで、クロックのデューティーの補正もできる。

[0026] これにより、選択器の切り替えが行われた 際に生じる出力クロックの位相飛びを、PLL1または PLL22が出力する周波数の高いクロックの1周期分 に抑えることができ、しかも、各入力クロックの位相差 が選択器3の出力クロックに影響を与えることはない。 [0027]以上、この発明の実施の形態を説明した が、この発明は、この実施形態に限られるものではな く、この発明の要旨を逸脱しない範囲の設計変更等があ っても本発明に含まれる。例えば、PLL1およびPL L2からそれぞれ出力されるクロック201とクロック 202は互いに半周期分だけ位相がずれているものとし たが、これに限定されることなく、それぞれのクロック が任意の周波数、任意の位相を有するものであってもよ い。また、上述の各実施の形態では、2系統のクロック 信号を入力するものとしたが、これに限定されることな 40 く、任意の数のクロックを入力して選択するものとして

もよい。

[0028]

[発明の効果]以上説明したように、この発明によれば以下の効果を得ることができる。すなわち、請求項1にかかる発明によれば、複数系統のクロックをそれぞれ受信し、該複数系統のクロックをN倍に逓倍し、外部からの選択信号に基づき逓倍された複数のクロックのいずれかを選択し、これをN分の1に分周するようにしたので、選択対象のクロックを切り替える際に、出力されるクロックの位相飛びを小さく抑えることのできるクロック選択回路を実現できる。

[0029]請求項2にかかる発明によれば、クロック 分周手段から出力されたクロックに同期させて、該クロックと同一周波数のクロックを生成するようにすたので、クロックが瞬時に切り替わっても、出力クロックの 周波数変動を抑制することができる。

[0030]請求項3にかかる発明によれば、クロック 通倍手段により、入力クロックに同期させて該クロック をN倍に通倍するようにしたので、入力クロックのリカ パリーを設定することが可能となる。

[0031]請求項4にかかる発明によれば、参照信号と入力クロックとの位相を比較してこれらの位相差に応じた電圧信号を発生し、前記電圧信号に応じた周波数のクロックを発生し、このクロックをN分の1に分周して前記参照信号として出力するようにしたので、入力クロックに同期してN倍に逓倍されたクロックを得ることができる。

【図面の簡単な説明】

【図1】 との発明の実施の形態1にかかるクロック選30 択回路の構成を示すブロック図である。


【図2】 この発明の実施の形態1にかかるPLLの構成例を示すブロック図である。


[図3] この発明の実施の形態1にかかるクロック選択回路の動作を説明するためのタイミングチャートである。

[図4] この発明の実施の形態2にかかるクロック選択回路の構成を示すブロック図である。

【符号の説明】

1, 2, 5…PLL、3…選択器、4, 14…分周器、 10…位相比較器、11…低域通過フィルタ、12…増 幅器、13…電圧制御発振器。





【図2】

